标签：Verilog

2019-07-31Data Converters阅读(355)赞(0)

大家好，我正在做用Verilog写ADS1274的驱动，现在遇到了两个问题： 1.我在参考网上写的一个代码，是SPI传输模式，发现他的代码里，在drdy信号下降沿后，在两个sclk上升沿的时间里的数据都不取，从第三个sclk的上升沿开始取2...