标签：SRIO

2018-02-09C6000_Multicore阅读(177)赞(0)

最近在调srio接口，遇到几个问题想请教下； 1、dsp给FPGA发数据，是write模式，FPGA收到包头header的ID与地址解析错误，这个是哪里有问题引起的呢？ 2、lsu reg 配置正确，dsp端能看到底层发出的信号是什么吗？怎...

2018-01-23C6000_Multicore阅读(290)赞(0)

问题是这样的，近期需要用C6678做多核开发，目前采用两个核，核0上注册网口驱动，核1上注册SRIO驱动，通过SRIO连接FPGA，FPGA上外接光模块，在光模块出环回；核间通信采用Notify+共享内存的形式转移数据，数据通过电脑端的工具...

2017-12-11C6000_Multicore阅读(208)赞(0)

SRIO配置成4个port,每个port 是1个lane，且连接了4个设备，现在通过维护包来访问DSP的id ，虽然是4个不同的设备连接到了不同的port，但是在交换机网络中，维护包扫描到的DSP的ID是一样的。 手册表明，base_id0...

2017-08-14C6000_Multicore阅读(277)赞(0)

TI工程师：你好！ 最近在调试6657和6678之间的SRIO通信，现遇到问题需要咨询。 使用6657和6678的开发板，通过仿真器调试SRIO接口，通过HDMI线互联SRIO的TX和RX，调试通过没有问题。6678使用IBL-NAND I...

2017-07-31C6000_Multicore阅读(250)赞(0)

有个需求就是两个设备以不同的带宽通过switch连接，可以实现通信吗，用的芯片是cps-1432，我用一个6678跟switch建立连接后，发maintenances包按手册配置另一个DSP连的LANE的带宽，配置成功后另一个DSP连接，无...

2017-07-14C6000_Multicore阅读(284)赞(0)

平台为6678通过交换芯片CPS1848和FPGA相连。 在调试中，第一次上电我们按照交换芯片，FPGA，DSP这样的顺序来load程序，结果可以正常的收发，两端的端口也都是OK的。 之后重新load了交换芯片和FPGA的程序，没有load...

2017-07-13C6000_Multicore阅读(381)赞(0)

        6678通过交换芯片CPS1848与FPGA相连通信，现在已经实现了1x 2.5G的通信。       ...

2017-04-19C6000_Multicore阅读(208)赞(0)

现在用的e2e论坛下载的K1_STK包里面的SRIO项目，在他的基础上更改的，但是内存使用很大。 请问有没有精简的SRIO配置/使用例程，谢谢！只使用NWRITE，NWRITE_R, NREAD, DOORBELL类型操作。 Andy Yi...

2017-02-15C6000_Multicore阅读(198)赞(0)

工程师您好，我在调试C6678的过程中，从DDR的一块地址向FPGA写数据，采用的是流写方式，长度是512个字节，但是在FPGA端读出来的数据发现是乱序的，而且在写的过程中还会出现SRIO的port_ok位为0的情况，想请问一下可能是什么原...