How to design a PLL clock circuit that can receive a WordClock input and output BCLK
Other Parts Discussed in Thread:SRC4192EVM, LMK61E2, SRC4192, CDCM7005 I am designing an audio circuit, the circuit need...
Other Parts Discussed in Thread:SRC4192EVM, LMK61E2, SRC4192, CDCM7005 I am designing an audio circuit, the circuit need...
现在主控出来jitter是50ns, 从端Jitter是2ns, 我想中间加DIX4192 or SRC4392 來優化jitter是否可行? Amy Luo: 您好, 我需要确认下,我会尽快回复您。感谢您对 TI 产品的关注。
请问TI专家,我使用SRC4192输出底噪杂音太大。我使用的输入输出都是从模式,24bit I2S模式。参考时钟是24.576M,BCKI,LRCKI,BCKO,LRCKO都是输入,但是输出有声音,但是底噪太大。去掉芯片,音频连接到DSP,...
请问,SRC4192的硬件控制模式是否需要pull-up或者pull-down电阻?如果需要,需要多大的阻值?谢谢! Barry Xiao: 是指MODE pin吗?这个脚电平需要保证高电平大于0.7VIO,低电平小于0.3VIO。可以考虑...