关于时钟电平转换选型
各位工程师,你们好! 我需要设计的是多通道数据采集系统,FPGA输出4道PLL时钟信号,电平是3.3V的,但是AD芯片需要5V的时钟信号,时钟...
各位工程师,你们好! 我需要设计的是多通道数据采集系统,FPGA输出4道PLL时钟信号,电平是3.3V的,但是AD芯片需要5V的时钟信号,时钟...
各位专家,请问SN74LVC8T245 和SN74LVC4245A 的有什么区别,那一款更叫适合SPI和UART_TX/RX的电平转换? Kailyn Chen: SN74LVC4245A的电压范围为1.65 V ~5.5 V. 这样的就可...
如题。手册上查不到,那这两个DIR和/OE信号的高电平分别是多少? Andy Tan: 你好,根据手册的page5,DIR和OE都是通过上拉一个电阻到VCCA,所以高电平都是满足VCCA工作电压的VIH的. 比如如果VCCA=4.5~5.5...