标签：MSMC

2019-10-16C6000_Multicore阅读(263)赞(0)

TI专家，你好， 多核间数据交互调试。 开了L1Dcache。每个SL2中的数据都留了64B，满足cache linesize要求。每个核访问相对应的内存空间，即多核不会同时访问同一个共享内存。 在核0中，完全正常。WritebackCac...

2018-09-25C6000_Multicore阅读(238)赞(0)

void Xmc_map(uint8_t priorityIndex,uint32_t pa4K,uint32_t va4k,uint8_t pow2Size,uint8_t premission ){uint32_t H = CSL_FM...

2013-12-13C6000_Multicore阅读(430)赞(0)

1 最近在学习c6678存储层次结构域cache，想问一下msmc一般推荐怎么用（就是直接作为共享的sdram，还是配置为shared L2，或者配置为shared L3）？ 2 关于4M 的MSM默认配置是共享sdram，怎么配置为sha...

2013-04-18C6000_Multicore阅读(390)赞(0)

大牛：           MSMC的设计是为了各C66X CorePac, DMA 以及系统Master对共享资源的合理访问机制。  &n...

2013-03-30C6000_Multicore阅读(232)赞(0)

core0写200个数据到MSMC，core1读取，前16个是正确的，后面都不对。 DDR3_DATA1放在MSMC中。  if(coreNum == 0) {  #ifdef L2_CACHE&nb...