LMK04808: clkin0 status电平的不变
Part Number:LMK04808 我想通过status_clkin0的电平变化来判断clkin0是否有参考输入 但是status_clkin0的电平在有无参考时 电平均不变化 我的配置如下: PS:只用了clkin0,谢谢 ?? ?...
Part Number:LMK04808 我想通过status_clkin0的电平变化来判断clkin0是否有参考输入 但是status_clkin0的电平在有无参考时 电平均不变化 我的配置如下: PS:只用了clkin0,谢谢 ?? ?...
Part Number:LMK04808 10M由授时时钟经单端转差分从clkin0口输入,61.44M是差分VCXO从OSCin输入,PLL1_R设定为125,PLL1_N设定为768,鉴相频率80KHz,CPout1通过一个2阶的低通接...
Part Number:LMK04808 使用LMK04808B芯片对不同block的输出进行delay控制,经过sync事件后的输出先后顺序没有发生变化,这是为什么?器件除外dual pll internal模式下,启用了全通道的adel...
Amy Luo: 您好, 这个问题我已在E2E论坛发帖咨询美国的工程师,您可以关注一下这个帖子的回复: e2e.ti.com/…/809861 Amy Luo: 您好, 可以分享出您的程序和原理图吗。电路板上还有其他的高频信号吗
用LMK04808 PLL2 输入100M的信号, 倍频到3000M, 再分频到200M . SYNC控制。 发了PCB板,用单片机控制。 现在锁定到200M输出。但是 如果将EN_PLL2_XTAL=0, 断开100M的输入, 输出也有2...
最近要评估LMK04808。最好可以购买带LMK04808的PCB. 联系方式:shufuyuan_1@aliyun.com Kailyn Chen: 您好,您是需要购买LMK04808的板子是吗? 可以联系当地的授权代理商: www.ti...
我买了两块LMK04808评估板,但是在使用CodeLoader配置参数时,PLL1环路带宽无法调整,好像程序并没有向用户开放调整的接口,不知道是不是还有其他程序转专门调整PLL1的环路带宽。我通过官方的Clock Design Tool仿...
你好: 在使用LMK04808输出104MHZ的LVDS或者LVCMOS信号的时候,存在很强的2次3次4次谐波,理论上应该只有奇次谐波的.有哪位大神遇到过吗?但是我测试同样频率的cdcm6208却没有偶次谐波呢? xh he: 有哪位大神有...
购买过LMK04808B时钟验证板,通过CodeLoader界面配置好,当全部Load bits后,在RUN,发现bits无法加载到LMK04808B板子上,同时使用示波器测试USB2ANY HPA665端口出来的data信号和clk信号,...