LM98640 输出LVDS数据采集问题
自制FPGA数据采集板,通过txtfrm和txtclk采集输出LVDS数据,怎么有错,因为输出时钟是个假320MHz(INCLK=40MHz),每个点只有7个时钟,差一个,到底按照什么时序采集才能正确实现串转并? user151383853...
自制FPGA数据采集板,通过txtfrm和txtclk采集输出LVDS数据,怎么有错,因为输出时钟是个假320MHz(INCLK=40MHz),每个点只有7个时钟,差一个,到底按照什么时序采集才能正确实现串转并? user151383853...
LM98640 用FPGA采集国外评估板,动态计算没有错误,但是模拟输入信号(正弦波)幅度提高至溢出后采集2M数据,通过码概率分布计算DNL值,DNL结果两头有两坨很差的波形,INL也不对了。见图。 user151383853: 幅度提高至...