标签：DS25BR440LVDS

2018-04-23接口/时钟阅读(251)赞(0)

大家好，         在我的项目中，使用FPGA的差分信号输出565模式的图像LVDS信号（3data+1clock 差分对），在阻抗为75欧姆的差分电缆上传输25米后，输出到第三方公司的液晶屏上...