标签：DP83867MDIOMDC

2017-04-26接口/时钟阅读(230)赞(0)

以1M频率的来配置DP83867IS， 由FPGA产生MDC和MDIO， PHY的MDC管脚上能接收正常的1M时钟信号，MDIO（FPGA已产生此信号）无法驱动PHY的MDIO管脚，MDIO当前采用外部2K电阻上拉，但是MDIO一直保持低电...