标签：DP83867E

2024-05-28rex ling阅读(280)赞(0)

Part Number:DP83867EOther Parts Discussed in Thread:TDA4VM TDA4VM DP83867 RGMII接口， pcblayout cable length RX（RD0、RD1、RD2...

2021-05-07user4153579阅读(824)赞(0)

使用FPGA的LVDS_serdes模式驱动这个PHY芯片，但是可以不使用PHY芯片上自带的SGMII_SCO(625MHz)的时钟吗？现在我用的是CYCLONE 10GX的FPGA，需要在一个BANK上驱动两个以太网SGMII接口。 Ka...

2020-06-09接口/时钟阅读(265)赞(0)

你好， 我的开发板使用DP83867E+FPGA，我的开发板使用100M模式成功与计算机通信。我想使该板工作在RGMII，1000Mhz，全双工模式下。我目前的情况是，无论如何配置DP83867E，都不会成功。通过网络电缆将评估板连接到计算...

2020-04-14接口/时钟阅读(315)赞(0)

我手头有块板卡，是用DP83867E 与另一个chip（ksz9477）的sgmii mac接口通过四线方式连接，也就是SGMII in、out两对差分 且AC耦合方式连接，并且对LED0、LED1、RX-CTRL配置为mode2、mode...

2019-11-07接口/时钟阅读(255)赞(0)

PHY芯片DP83867E 的MDI端口A,B,C,D，连接其它芯片时，为了方便布线，端口顺序可以改吗？我是使用千兆速率。 datasheet上提到的mirror mode  是不是指的就是这个功能？  没看明白。 Ka...

2019-08-30接口/时钟阅读(343)赞(1)

DP83867E，SGMII 4线模式，TX与RX差分走线，组内等长30mil以内，100OHM阻抗匹配。请问TX与RX两对差分线信号线之间需要做等长处理吗？ Kailyn Chen： TX和RX之间不需要等长，每个差分对之间要求等长等间距...

2019-08-15接口/时钟阅读(262)赞(0)

DP83867E sgmii 4线模式能LINK UP  但数据不通，请问什么原因？ Kailyn Chen： 您好,能否说明下您的配置情况?是使用的EVM板还是自己的板子? user5188504： 回复 Kailyn Chen...

2019-06-19接口/时钟阅读(296)赞(0)

参考DP83867E EVM开发板原理图，通过4线的SGMII与xilinx ZU5连接（差分走线，线长1500mil，两根线长差40mil），现在上电后ZU5能通过mdio接口读写寄存器，但一直LINK不上。LED0配置为SGMII使能，...