标签：DDR测速

C6678多核，多核共用同一段程序，造成不同核之间的变量地址相同，输出混乱

2020-10-14C6000_Multicore阅读(412)赞(0)

C6678多核，多核共用同一段程序，造成不同核之间的变量地址相同，输出混乱 user6432786： C6678多核，多核共用同一段程序，造成不同核之间的变量，它们的地址相同，输出混乱 Nancy Wang：回复 user6432786:...

2020-09-02C6000_Multicore阅读(355)赞(0)

想使用TMS320C6657中DDR3_EMIF接口寄存器，在应用手册中找到是这样的：比如我要在头文件中定义MIDR和STATUS寄存器 #define DDR3_MIDR ...

2020-08-28C6000_Multicore阅读(393)赞(0)

原先程序分配空间不足，我修改了cmd文件，程序可以编译通过，可以进入Debug，但是，程序不能执行，求指教 debug后程序输出的信息，如下图我程序中全局变量比较大，编译出错，修改CMD中，将其放入DDR中，程序编译没有错误了，但是deb...

2020-08-27C6000_Multicore阅读(335)赞(0)

原先程序分配空间不足，我修改了cmd文件，程序可以编译通过，可以进入Debug，但是，程序不能执行，求指教 debug后程序输出的信息，用的是CCS5.5 如下图求指教 Nancy Wang：请不要重复发帖，请在同一个帖子中讨论，谢谢！...

2020-08-27C6000_Multicore阅读(300)赞(0)

原先程序分配空间不足，我修改了cmd文件，程序可以编译通过，可以进入Debug，但是，程序不能执行，求指教 debug后程序输出的信息，如下图我程序中全局变量比较大，编译出错，修改CMD中新建 Microsoft Word 文档.docx...

2020-08-21C6000_Multicore阅读(325)赞(0)

尊敬的TI工程师，您好，使用论坛中K1_STK_v1.1中Memory_Performance工程，该工程编译器优化等级为-o3，在此优化等级下调试，DDR测速正常，但是关于cache操作部分均无法添加断点，请问这是由于优化导致的吗？将优...