DAC5686: DAC5686 CLK的幅度要求
Part Number:DAC5686 Hi TI, 您好,请问在DAC5686的CLK1,CLK2的输入最小时钟幅度VPP是多少?并没有在规格书上看到,请问我差分输入的VPP是350mV—420mV之间,0V的直流偏置,能否驱...
Part Number:DAC5686 Hi TI, 您好,请问在DAC5686的CLK1,CLK2的输入最小时钟幅度VPP是多少?并没有在规格书上看到,请问我差分输入的VPP是350mV—420mV之间,0V的直流偏置,能否驱...
Part Number:DAC3162Other Parts Discussed in Thread: DAC5687, DAC5686 我购买了德州的dac3162和其评估版,根据软件存入的数据表都是正的信号,存入一个阶梯波的excel数...
Part Number:DAC5686 Hi, 有两个问题: 1. IOUTA1,IOUTA2和IOUTB1,IOUTB2,这两对差分哪个是P端?哪个是N端?在规格书上看不出来。 但是从参考电路上去看IOUTA1,IOUTB1是N端,IOU...
Part Number:DAC5686 您好,关于DAC5686的时钟输入口:CLK1,CLK1C,CLK2,CLK2C,他们是两组差分输入,如果我的输入信号是LVDS的差分时钟直接给到这两组差分时钟口是否可以?还是需要转换?能否提供一个参...
Part Number:DAC5686 你好,想了解一下DAC5686数字输入端,也就是DA[15:0]和DB[15:0]数据线以及CLK1,CLK1C,CLK2,CLK2C,PLLLOCK有没有阻抗,等长的布线要求?我的采样频率是200M...
各位专家: 使用DAC5686遇到一些疑问, 1.手册说IO的电平为1.8-V/3.3-V CMOS-Compatible Interface,请问,dac5686的...
I use 2 channel dac output,the data clk is 162.5M,I choose DAC5686.my question is:using dac5686,in dual channel mode ,th...
使用内部PLL模式,4x,CLK2悬空,PLLVDD接3.3V。 当CLK1输入频率小于50MHz时,PLL才能锁定,此时CPOUT电压约为600mV,当提高CLK1输入频率之后,就失锁了,观察CPOUT电压,该过程中首先是逐渐升高,到55...
我用DAC5686 外部时钟模式,电路连接采用手册推荐电路 Figure48 Driving the DAC5686 With a Single-Ended TTL/CMOS Clock Source 右边的图,时钟信号由FPGA引脚输出,...