标签：CORESEL[3:0]

2016-04-13C6000_Multicore阅读(218)赞(0)

6678的CORESEL[3:0]、 LRESET 、NMI管脚为输入管脚，接到FPGA中，FPGA怎么知道何时控制这些管脚跳变呀？在fpga程序中，我一直让这些信号为高电平,可以么？ Thomas Yang1： 请参考Kyestone h...