ADS4128: 时钟问题
Part Number:ADS4128Other Parts Discussed in Thread: CDCE72010 我的设计ADS4128跟FPGA通过CMOS方式连接,想请教一下,ADS4128的输出时钟CLKOUTP,是否可以不...
Part Number:ADS4128Other Parts Discussed in Thread: CDCE72010 我的设计ADS4128跟FPGA通过CMOS方式连接,想请教一下,ADS4128的输出时钟CLKOUTP,是否可以不...
Part Number:ADC3664EVMOther Parts Discussed in Thread: CDCE72010, ADS4226, ADS4226EVM, TSW1400EVM, ADS4249EVM 工作人员你好,我详细...
Part Number:CDCE72010 1、小批量试产,有一块板卡CDCE72010开机一段时间后PLL失锁,其他9片板卡均正常。不知道这个板子发生了什么问题,如下为原理图、晶振、PLL参数 能帮忙看下,从那几个方面入手分析一下么,多谢...
大家好,我通过SPI给cdce配置之后第四路输出的时钟波形为什么会周期性的出现高电平?如下图 每一个寄存器配置如下: 683C0350680000218384000268000003E9800004680000056800000683400...
大家好,我遇到一个问题: ads62p49输出ramp型测试码,但是FPGA无法准确可靠地接收到该测试码。 FPGA用的是Xilinx 的Kintex7, FPGA的数据捕获时钟是245MHz; ads62p49的采样时钟也是245MHz。...
1、是否有CDCE72010编程资料 2、是否有除官网资料外的其他资料及配置使用介绍? Kailyn Chen: 1.可以使用EVM GUI帮助进行一些寄存器的配置。 2. 是的,所有参考资料,包括demo的use's guide...
我在使用CDCE72010时钟芯片时,使用外部参考时钟16MHz, VCXO选择中心频率为491.52MHz,我想要输出128MHz的时钟频率,所以我希望VCXO的输出频率可以通过PFD环路调节至512MHz。 我对相应除法器的设置如下: ...
附件是我们CDCE72010部分的原理,烦请帮忙检查,谢谢!另外:关于VCC_CP这个电压有疑问,因为目前我们使用的Si571FFC10对应SDA/SCL通信接口都是2.5V的电平,所以目前VCC_CP使用2.5V的电源对其供电,不知道此处...