cdce62005 25M晶振不起振
自己设计的6678原理图,FPGA+DSP6678,FPGA控制6678上电,DSP时钟CDCE62005提供,由外接参考时钟25M晶体提供大体原理是参考开发板设计,相关电路也是采用开发板设计,PD管脚悬空。通过软件工具和手册配置了cdce...
自己设计的6678原理图,FPGA+DSP6678,FPGA控制6678上电,DSP时钟CDCE62005提供,由外接参考时钟25M晶体提供大体原理是参考开发板设计,相关电路也是采用开发板设计,PD管脚悬空。通过软件工具和手册配置了cdce...