标签：CACHE与SRAM地址划分C6748L1PL1D

2017-04-06C6000_DSP阅读(199)赞(0)

在TMS320C674x DSP Cache User's Guide内对L2的不同配置下CACHE与SRAM地址划分有介绍，如下图： L2分配为cache的区间是从高地址来时的。 对应的L1D和L1P内CACHE与SR...