ADS42LB49: ADS42LB49 CLK输入问题
Part Number:ADS42LB49 我使用了ZYNQ7Z020来读取ADC的数据,ADC的CLK我直接使用了FPGA输出的差分信号作为CLK,当FPGA输出的时钟信号为100M时ADC能够正常工作,当FPGA输出时钟为250M的时候...
Part Number:ADS42LB49 我使用了ZYNQ7Z020来读取ADC的数据,ADC的CLK我直接使用了FPGA输出的差分信号作为CLK,当FPGA输出的时钟信号为100M时ADC能够正常工作,当FPGA输出时钟为250M的时候...
Part Number:ADS42LB49Other Parts Discussed in Thread:LM97937, 您好, 请教一个关于overall latency 的问题 下图有个ADC的Overalllatency定义=ADC...
Part Number:ADS42LB49Other Parts Discussed in Thread: LMH6554 您好, 该ADC手册上说模拟输入管脚内部已经有共模偏置,建议模拟信号输入用AC耦合。 但是芯片PIN27有VCM=1...