ADC12D1000: 关于输入采样时钟的问题
Part Number:ADC12D1000 我正在设计一款信号采样板,但是我们的采样参考时钟的频率不是稳定的。采样参考时钟的频率大约在100MHz到300MHz之间波动,并且波动是一个有周期性的,大约每10us时钟会从100M到300M的...
Part Number:ADC12D1000 我正在设计一款信号采样板,但是我们的采样参考时钟的频率不是稳定的。采样参考时钟的频率大约在100MHz到300MHz之间波动,并且波动是一个有周期性的,大约每10us时钟会从100M到300M的...
Part Number:ADC12D1000 1、输入差分时钟 实际没有1GHz 只有960MHz AD芯片也能以960MHz 工作吗? 2、另外我给了960MHz差分时钟,工作在Non-DE...
Part Number:ADC12D1000 您好, 老师说AD转换芯片,每转换完成一次后,会发出一个转换完成信号标志, 让我确定需要多少周期时间后再采样, 但是我在数据手册上面 并没有转换完成信号标志的...
Part Number:ADC12D1000 ADC12D1000 每路输出12位bit 同时还有一个伴随时钟DCLK 后续FPGA使用serdes原语串转并模块 1...
Part Number:ADC12D1000 Vcmo引脚 可作为输出共模电压1.25V 也可以作为输入信号控制模拟输入是交流耦合还是直流耦合? 我如何判断它是作为输入还是输出? 换句话说,他...
Part Number:ADC12D1000 模拟输入量程比如为600mVpp 是指VINI+ – VINI- 在 [-300mv ~ 300m...
Part Number:ADC12D1000 这个芯片不需要区分数字地和模拟地吗? Amy Luo: 您好, datasheet是建议使用连续的接地平面,以最大程度地减少所有接地回路的阻抗,并为所有信号轨迹提供尽可能短的回路。图79有个大概...
使用ADC12D1000,2G采样率,输入信号30MHz。采用IO口并行配置,输入端口加30M带通,排除输入信号谐波影响。采样率外部信号源中只供,频率、电源正常。 问题:用FPGA采集的原始数据导入...