DSP收到FPGA发送的数据,带门铃后,DSP向FPGA发送数据,FPGA没有收到数据,但是DSP已经发出去了
如下的描述所示。DSP先给FPGA发送数据,很多数据,发送完数据,发送一包标志告诉FPGA,数据发送完成,接着FPGA给DSP发送数据,发完数据给门铃,DSP收到数据后,进入中断,处理完中断跳出中断,DSP又给FPGA发送数据,这个 时候,...
如下的描述所示。DSP先给FPGA发送数据,很多数据,发送完数据,发送一包标志告诉FPGA,数据发送完成,接着FPGA给DSP发送数据,发完数据给门铃,DSP收到数据后,进入中断,处理完中断跳出中断,DSP又给FPGA发送数据,这个 时候,...
专家你好: 目前我是通过把标志字和数据放在SL2上通过cachewb语句实现多核共享,但是这样刷标志字经常出问题,请问有没有其他实现数据共享的??? ruijie y...
TI给出的AIF_LTE_FDD例程(2000ms的测试数据)发送的包是27720个(前两个帧用于同步,所以(200-2)*20*7=27720),正常接收却是27299个,程序运行是没问题的,传输过程中也没出现错误。但是发送的数据包数目跟...
如题,移植时是否只需要关注外设口不同即可?另外6700如何处理外部中断? Andy Yin1: 6670 code可以完全兼容6713,接口及中断配置不一样的请参考MCSDK。 yuanwen dong: 你好, 应用程序移植比较简单,但是...
我用的是c6670和stratix iv(主) 连接,想用srio 4x连接,现在数据可以传过来,但是速度很慢,初步断定是fpga这边port initial初始化后总是出现高低跳变导致,按理说其应该是高电平不变,但是又是什么引起的跳变却不...
关于doorbell中断,我们在没有在多核的情况下调通,我理解的是doorbell中断路由到不同的host interrupt ID上,每个核都有自己的host interrupt ID,这...
例程中是CORE1->CORE2->CORE3->CORE0->CORE1的过程;我改为CORE1—>CORE2连续发包,每个包为1,2,3,4,5,6,7,8,9,10,/11,12,13,14,...
CCS环境下,和FPGA通信(简单的传送数据),第一次通信成功后,再次通信陷入DOORBELL循环,必须重启才可以。求大神解答~陷入的循环如下: #define DOORBELL (*(unsigned int *)0x02900180) ...
现在在用C6678与FPGA进行通信,DSP端使用的程序是论坛的KeyStone_SRIO程序。 有两个问题: 1.DSP与FPGA通信选择的模式问题,我选择的是SRIO_NO_LOOPBACK模式; 根据手册p...
手上有两块C6670L开发板和一块BOC连接板,按照KeyStone 1 SRIO Self Test Kit测试说明文档的要求先第一块DSP板的0核和第二块板子的1核加载测试程序,并把并把STIO_Test.C文件中的测试模式选择改为了S...