标签：锁存器Q0

2018-03-05Power Management阅读(243)赞(0)

设计电路思路是：设计电路，输出端Q在初始状态下是低电平，由MCU控制，LE接可变信号，D端接高电平。初始状态下Q0的电平是高还是低？如果LE接高之后是不是一直都会是高电平？ Johnsin Tao： Hi能够在提供电路的情况下表达得再清楚一...