标签：【多核编程DDR3

2019-08-14C6000_Multicore阅读(414)赞(0)

如题，使用的内存型号为MT41K256M16HA-125IT，这是个镁光DDR3 1600内存 按照datasheet，填写《DDR3 Register Calc v4.xlsx》如下 因为在官方文档《TMS320C6678 Mu...

2019-08-01C6000_Multicore阅读(262)赞(0)

6678 的DDR3控制器CS0和CS1各： 接64位宽，5片16位宽DDR,每片512MB（其中一片ECC） 在800MHZ-1000MHZ CS0和CS1 DDR3 CS0和CS1空间测试正常 在1000MHZ—1600MH...

2019-06-21C6000_Multicore阅读(214)赞(0)

在设计需求中 我需要将这段.far的空间能够增大几百k来存储更多的数据 我该怎么在配置文件中添加句柄来更改这段空间的大小 尝试修改过platform中ddrshared的大小，但是这对这段空间的长度无任何帮助，求ti工程师或者其他大佬帮助 ...

2019-06-13C6000_Multicore阅读(236)赞(0)

C6678芯片，2个DSP核同时用EDMA从DDR3往各自的L2内存读数据，每个核读的DDR3地址不同，发现有时读的某几个数据值不对。 单个核从DDR3往L2内存读数据没有问题。 请大侠帮指点下，感激不尽！！！ Shine： 请问2个DSP...

2019-03-09C6000_Multicore阅读(287)赞(0)

工程师您好： 我最近调试一个使用IPC的程序，C6657的核0是一个TCP网络，核1是处理核。核1需要使用malloc申请大量内存空间，但是会默认将内存申请到L2SRAM中，超出了内存大小。于是注释掉了biso.heapsize行，使用He...

2019-01-27C6000_Multicore阅读(220)赞(0)

TI的专家你好，6678 DDR3控制器有  Slew Rate Control的管脚，两个管脚分别对应四个组合： 具体使用时是不是对应DDR3的硬件状态速率呢，比如 Slew Rate Control    ...

2019-01-17C6000_Multicore阅读(403)赞(0)

TI的专家你好 有个DDR3初始化的疑问想请教下： TI提供的6678 DDR3参数计算表格里有一些参数是标黄的了，这些需要硬件设计师提供，但是查看我们硬件发现6678管脚和DDR3都没有CK_0/CK_1/CK_7之类的管脚，这表格里的值...