C6678 SRIO的LOOPBACK测试,DDR3测试,4X模式速率达不到1X的四倍
我在官方给的SRIO例程的基础上C6678 SRIO_SERDES_LOOPBACK测试时,数据从DDR读出,然后写入DDR,测试1X、2X、4X模式速率发现2X模式是1X的两倍速,但是4X模式却没有1X模式的四倍,且差的很多,我降低SRI...
我在官方给的SRIO例程的基础上C6678 SRIO_SERDES_LOOPBACK测试时,数据从DDR读出,然后写入DDR,测试1X、2X、4X模式速率发现2X模式是1X的两倍速,但是4X模式却没有1X模式的四倍,且差的很多,我降低SRI...
TI工程师您好 目前遇到一个问题,DSP6678与FPGA进行SRIO数据交互,需要测试SRIO传输速率。测试方式是DSP从DDR3中发送256M数据,每次发送1M数据,循环发送,发送256次,FPGA端接收,之后FPGA回传256M数据到...