标签：【多核编程】 6678 DDR

2021-12-27user1534243阅读(120)赞(0)

Part Number:TMS320C6678 多核访问emif是靠什么仲裁的，不同核发的emif访问指令为何不会冲突，有什么参考文档依据。 Nancy Wang： 我的理解TeraNet总线会进行内部仲裁。针对EMIF的我没有看到详细说明...

2021-08-24Qu Zhong阅读(115)赞(0)

Part Number:TMS320C6678 在裸机下运行多核程序，开启二级缓存128KB时，结果没有出错，但是将二级缓存开到256KB时，结果有偏差，这种问题该如何排查解决？ Nancy Wang： 请问是否测试过以下软件包中的memo...

2021-04-21什么时候能不菜阅读(243)赞(0)

我在6657DSP中使用MSM内存，根据文档，大小为1M，但是根据起始地址0C000000-0C1FFFFF，大小为2M，请问这是什么意思。而且我往MSM的0C000000-0C1FFFFF循环写满数字，都能正常读到，那么是不是可以在cmd...

2021-04-11user6177772阅读(164)赞(0)

TI工程师您好 ，请问下，DDR3工作在1333MHz下，那么数据传输时候的理论速率是多少？比如DDR→DDR samebank，DDR →DDR different bank，KST的手册中那些实验是实际测得的速率（D...

2020-12-14user6432786阅读(365)赞(0)

存储区域为DDR； 核1写完，cacheWb；核2写完，cacheWb；核0cacheInv，再读取； 为什么两个核心写入的数据不能全读出来呢？ 是因为缺少同步和互斥信号量吗？ user6432786： 有这方面的专家老师，恳请帮忙解决一下...

2020-12-02user5188525阅读(477)赞(0)

我在官方给的SRIO例程的基础上C6678 SRIO_SERDES_LOOPBACK测试时，数据从DDR读出，然后写入DDR，测试1X、2X、4X模式速率发现2X模式是1X的两倍速，但是4X模式却没有1X模式的四倍，且差的很多，我降低SRI...

2020-07-06user6177772阅读(408)赞(1)

TI工程师您好 目前遇到一个问题，DSP6678与FPGA进行SRIO数据交互，需要测试SRIO传输速率。测试方式是DSP从DDR3中发送256M数据，每次发送1M数据，循环发送，发送256次，FPGA端接收，之后FPGA回传256M数据到...