TI中文支持网您好，
我使用FPGA产生一个5MHz的时钟信号，0V-3.3V。为了测试产品的稳定性，需要在这个时钟信号的低电平位置叠加一个脉冲信号，此脉冲信号也是由FPGA产生，频率约为250Mhz。
我的问题是：
①：怎样控制脉冲信号的幅值，使其可以在0V到5V内可控？如需选用放大器，请问我需要的放大器的带宽满足什么条件？
②：怎样把脉冲信号叠加到时钟信号上？
③：怎样把反向脉冲信号（一直是3.3V，当有触发的时候为0V，250MHz）叠加到5V的直流电源上？
④：我把5M的时钟信号分别经过TLE2072（做跟随器）和THS3062（跟随器）这两个运放组成的跟随器，但是输出的时钟信号完全变形，类似于三角波。请问这是为什么？
Parallal：
回复 Mister Lei:
首先，谢谢您的回复。
关于第四个问题，我觉得是带宽的问题不太大吧，因为我还把5MHz的信号通过THS3062，跟随器的效果也是很差很差的呀。
同时THS4631的带宽也不太够呀。我产生的250Mhz是矩形波信号，如果我用电阻调节这个矩形波信号的幅值后，带宽就稍显紧张了。
最后，请问您是用TINA-TI模拟的吗？下面是我模拟出来的信号图。完全不对啊。目标使3.3V直流电与250Mhz矩形波信号叠加。
Mister Lei：
回复 Parallal:
您好，谢谢您的指正。
从波形来看我在仿真的时候的确没有设置好参数。所以按照您的结论THS4631 满足不了要求。
您是否可以告诉我具体FPGA输出的是哪两种信号？ 一种是0~3.3V的时钟方波信号，另一种脉冲信号波动范围是多少？按照我给您 的线路仅是在0~5V 脉冲输入的前提下，这个时候调节增益就可以满足您前面提到的 0 到 5V( 达不到0V ) 幅值变动。 如果脉冲信号 不是0~5V，那么想要实现0到 5V 的幅值就复杂的多。这里的线路仅是加法器而已。运放必须在power supply 和 带宽上同时满足要求而且需要非常高的SR，脉冲周期如果是4ns，每一个脉冲只有2ns。目前我还没有看到合适的。 测试稳定性一定要叠加的脉冲没有失真吗？
第4个问题对TLE2072应该是带宽问题，对于THS3062，您是否有注意其是电流反馈放大器，做跟随器的时候线路是如何连接的？是 否有在反馈路径上串联一定电阻？ 这个问题请具体看一下datasheet中关于Unity Gain的介绍。
Parallal：
回复 Mister Lei:
您好，我使用的FPGA产生两种信号，一种是0-3.3V的5MHz时钟方波信号，另一种是250MHz的，幅值变化0-3.3V的脉冲信号。
测试需要仅仅需要使时钟信号上叠加的脉冲信号满足上升时间和下降时间以及脉宽没有很大变化即可。
另外，在使用THS3062时，反馈回路串联电阻了，严格按照datasheet中的接线的，连接成跟随器。然而，我在正相输入端输入5MHz时钟方波信号，在不接电源时，输出的信号跟我输入的信号差别不大。但是当接上电源时，波形已经完全变形了。我的供电电源选择了两种：一种是0V，5V，另外一种是-12V，+12V。效果都是一样。
附图说明我想要达到的效果：
第一种信号合成：给直流电平叠加脉冲信号
第二种信号合成：给时钟信号叠加脉冲信号
其中在第一种合成方案时，需要对脉冲信号的幅值进行调节。最主要的是怎样叠加信号？
Iven Xu：
回复 Parallal:
提供一个仿真电路，供您参考：
Iven Xu：
回复 Iven Xu:
Iven Xu：
回复 Iven Xu:
这个PWM波形发生器，可以模拟250MHz的PWM波形，后面电路的基本功能也是对的，可能还需要改变调整带宽。
Mister Lei：
回复 Parallal:
附件是THS3062 的TINA 仿真。在5MHZ 信号输入下没问题，请double check。
看您提供的信号合成说明，您需要的应该不是加法器，运放搭建的加法器效果和之前给您的图基本相似。
而您这里需要的前者像是与非门，后者应该是或门。
Parallal：
回复 Mister Lei:
首先十分感谢工程师们的回复。
是IC的问题，我重新买了THS3062，就OK了。
我也考虑过使用与非门，然而这类数字器件，只会有H和L之分，也就是当L时是0V，如果有某一种器件可以调节L和H的电平就最合适不过了。
例如有一种IC，2.0V一下的都认为是L，那么我可以在这个IC上叠加一个小于2.0V的REF电平，这样就能达到的想要的结果。请问您是否知道有这样的器件？
谢谢
