TI中文支持网各位工程师：
我的设计拟采用运放（如OPA551）对DAC输出进行电压跟随处理，提高带载能力。
现在对上电过程中运放（如OPA551）的输出有疑问，想知道在加电过程中运放（如OPA551）的输出是什么情况？
运放的供电采用±8V；DAC和运放采用相同电源供电，且DAC加电过程中输出是接地的。
user151383853：
运放电源电压不足 的时候，可能工作在非线性状态，可能输出高/低 ，都有可能
Kailyn Chen：
上电到电压还没有稳定起来之前，建议先不给输入信号，如果给了的话，输出为高阻，芯片并没有进入正常工作状态。
user4393786：
回复 Kailyn Chen:
谢谢您的回复。
您的意思是上电过程中运放的输出为高阻状态？
因为我的运放负载对这个输出有要求，需要明确输出状态。
user4393786：
回复 user151383853:
谢谢您的回复。
针对您的回复，我有疑问，输出高/低指的是VCC和VSS么？
这个输出会影响到后端负载。举例：VCC为+8V，VSS为-8V，后端负载输入范围为-2V~+2V，如果上电过程中输出高/低，是否会导致后端负载输入超限，造成损坏?
Kailyn Chen：
回复 user4393786:
上电过程到上电还没有完全起来到稳定之前，您给了输入信号了吗？
如果运放负载对输出有要求，那么可以选择带有使能端的运放，当上电稳定之前，将输出disable，待电压稳定之后，enable output。
