TI中文支持网板子上使用了三片CDCM6208（标号1,、2、3），设计的初衷是第一片的输入为差分25M晶振，第二片的输入由第一片锁出来差分25M（Y4）提供，第三片由第二片锁出来的提供。
但是，现在第二片CDCM6208出现了问题，所以想用第一片输出的25M通过飞线给第三片提供输入时钟。目前，已经将第一片的Y4配置为LVCMOS输出，将第三片的输入配置为LVCMOS输入，中间通过飞线连接。
现在在FPGA中发现这两片6208的status0都已经拉高，根据文档解释，该信号表示锁相环已经锁定。但用示波器观测第三片锁出来的时钟，却发现没有，这是为何？或者是6208在单端输入时，还需要做一些其它配置？
请高手指教一番，不胜感激！
JInlong wang4：
回复 Kailyn Chen:
Kailyn Chen：
您好！我重新测试了一下，发现第三片输出的时钟是有的，但不是很稳定，而且用示波器测试发现峰峰值比第一片锁出来的小！由于第三片的输出是供给DSP（6678）的核参考时钟和DDR3参考时钟，现在用gel文件初始化DSP，DDR3那里初始化不过去，不知道这个时钟的幅值是不是对这个有影响？
第三片的差分输入应该是可以的，但是我不确定的是，从第一片输出的25M时钟差分对如果都飞线，应该是无法保证两根线等长的，这会不会对第三片的输入有较大影响？如果可以的话，则可以跳过第一片，直接从晶振飞线过去！
第三片的输入时从primary端口输入的，所以不能使用晶振的一端！
谢谢~！
JInlong wang4：
回复 Kailyn Chen:
Kailyn Chen:
您好！问题已经解决了，单端输入是可以配置的，输出的时钟也正确！
谢谢！
JInlong wang4：
回复 Kailyn Chen:
Kailyn Chen:
您好！其实您给出的差分输入的另外一路用0.1uf接地是很有帮助的，当时没有测出来是因为使用的示波器出了问题，换了一个后检测是有输出时钟的。另外，DDR3一直初始化不过是由于电源的问题，别人帮我修板子的时候将供给DDR3的0.75V的电源给弄歪了，没法正常工作。
谢谢您的帮助！
Kailyn Chen：
回复 JInlong wang4:
很高兴问题得以解决，也非常感谢你提供的反馈信息。
user3508153：
您好！我现在也需要使用cdcm6208，但是通过fpga配置不能成功，可以向您指教一下吗
