TI中文支持网请问，配置lmk40808 0-delay模式下的时候即（PLL2 INT VCO 0-DELAY）时，总是有输出时钟与输入时钟相位不一致，这是为什么？ 前提是寄存器的配置都是按照user guaide步骤操作。没有问题，反馈时钟，反馈时钟是能，以及PLL2_N_CAL,PLL2_N都是计算正确的。
现在怀疑在0-delay模式下，sync的信号有问题，我用的是手动的送入sync信号，也就是说当锁定信号到来后，发送SYNC信号到芯片中，做同步处理，那么该芯片的SYNC引脚是否与0-delay模式下的操作有关，或者说0-delay模式下，同步信号该如何使用？ 谢谢各位大神
Mike Wang1：
你好，sync和0-delay无关
你的测试方法是否正确，测试输入输出的相位差是要直接测到芯片的输出pin的，若在走线后测试，会增加相位延迟
另外，调整下R-delay和N-delay的值看下是否有效果
