cdce62005配置不成功

首次使用cdce62005芯片，芯片的设计是参照某公司C6678 EVM板的设计完成。原始时钟源使用AUX  IN 管脚输入，采用FPGA实现SPI 接口时序，然后通过CPU 软件实现对该芯片各个寄存器参数的读写。出现的问题如下：

第一次上电后，EEPROM中程序加载成功，相应时钟管脚时钟输出正确。随后对寄存器进行操作，发现在完成第一条对任一寄存器操作语句后，芯片工作正常，而且能够实现对相应配置的改写；但在完成第二条对任一寄存器的写操作或读操作或EEPROM编程操作语句后，芯片工作电流突然消失，好象芯片进入POWERDOWN 或SLEEP 或功能DISABLE模式，没有任何时钟输出；必须重新加电才能恢复正常。但是此时电源电压正常，芯片PD管脚电平为高。我们用手册默认配置参数，也是同样现象。

请问可能是什么原因造成的呢？急！！！

Mister Lei：

两次配置时间是否至少达到50ms

tang yijing：

回复 Mister Lei:

不是这个问题，还不到编写PROM的流程，只是写ram。经观测和试验，我们已经能够成功配置时钟，但时钟配置好一会儿，判断是否锁定的状态管脚就开始不停的出现高低高低的脉冲信号，时钟也由配置好的时钟恢复到默认时钟。后怀疑是否芯片过热造成，我们将5路时钟关断为3路时钟，现在时钟已经能够配置，不会出现时钟配置不稳定的情况。

请问，是否如我们推断那样，该芯片对散热处理要求很高，对该芯片的布局布线有何特殊的要求？谢谢!

Mister Lei：

回复 tang yijing:

谢谢你的反馈。

对于你的怀疑的确也有这方面的可能性，散热的话cdce62005的确会有较大的concern，所以我们在datasheet 中大概71页位置也给出了layout 时候thermal PAD的建议。如果没有注意到，请特别查看一下。

另外如果真的是这方面的问题并且没有schedule的困扰，可以看看CDCM6208，它的performance 会比cdce62005 优秀。

Jack Li：

回复 Mister Lei:

你好！

附件是CDCE62005的FPGA code,  不知道有没有帮助，供你参考！

Jack Li：

回复 Jack Li:

附件是CDCE62005的测试报告，供参考！

Regards,

Jack

Robin Feng：

回复 Jack Li:

jack, thanks for your sharing. 

tang yijing：

回复 Robin Feng:

谢谢！我们正在验证。

Robin Feng：

回复 tang yijing:

不用的通道请关闭buffer和divider.

输出如果可以用lvds尽量选择用lvds比较省电.

注意热焊盘和周边的敷铜比便于散热

lasswell Huang：

我看了cdce62005，看了好几遍，也算理解了，但是怎么设置？ds并没有方法，输出的值怎么计算得到？是不是有什么设计工具？