TI中文支持网大家好，
我用的是LMX2581芯片，输入100M，输出2.5G~3G的扫频源。
现在遇到了一个问题：每次切换频率的时候，Lock detect time为30us左右，这个时间和我要的设计值以及手册上相差太远。按照正常的，设计好VCO和VCO_CAPCODE之后，时间为几微秒，哪个高人帮忙指点一下啊或是讲解一下Lock detect或是有关2581的详细寄存器设置资料和注意事项!!!!
WEN JAMES：
LZ是如何切换的呢？
能把切换的流程描述一下么？
kun zeng：
回复 WEN JAMES:
你好。
我是用单片机通过串口控制的。上一个频率出来之后，通过串口发命令，写入下一个频率值，更新所需要的寄存器值。比如说：上一个频率值是2500MHz，下一个频率值我输入2502MHz，写入2502，单片机会执行程序更新RF，R1和R0的值，当R0写完之后，LD会由之前的锁定状态变为失锁再到重新锁定，这个时间为30us左右。
WEN JAMES：
回复 kun zeng:
这30us会不会就是calibration过程所需要的时间？
kun zeng：
回复 WEN JAMES:
是的，但是我觉得这时间有点长。按照手册上说得VCO_SEL和VCO_CAPCODE正确设置好之后，时间应该是会<10us的。
WEN JAMES：
回复 kun zeng:
这个时长 会不会 还与外围元件的具体取值 有关？
kun zeng：
回复 WEN JAMES:
外围器件取值（比如说Loop filter）能调的基本上都调过啦，没什么大的改善。
wenquan sun：
您好，请问您的邮箱是什么，我目前用2581做项目，发现锁定时间150us，请教如何减小到30us，谢谢！
Mickey Zhang：
锁定时间建议用TI的PLLatinum 仿真工具进行仿真。链接如下：
http://www.ti.com.cn/tool/cn/pllatinumsim-sw
Yarn Guo：
Hi, Kun:
对于Tranditional PLL来说，锁定时间只是analog lock time，这个和FPD frequency, loop bandwidth, phase margine有关
LMX2581的锁定时间包括digital calibration时间+analog lock time。 Digital calibration的routine会去选择VCO的CAPCODE，以选择需要锁定到的VCO band上去，例如~10MHz frequency error以内，当VCO band选择好后，再进行模拟锁定。一般大部分的时间都花在calibration上了。
Digital calibration的时钟一般从input referecne分频取出。
Thanks
Yarn.
