TI中文支持网CDCE62002、CDCE62005、CDCM6208这三款工作在时钟清除器模式下的区别是什么呢，哪款抖动清除性能更好。
本人想用FPGA的锁相环输出的一个时钟作为时钟清除器的输入参考时钟，FPGA的datasheet给的抖动参数为最大282ps P-P，想得到两路1ps RMS的62MHz时钟输出，以上三款清除器是否可以实现，或是有其它容易实现的方案推荐。
谢谢！
Kailyn Chen：
也可以考虑LMK02xxx系列的， jitter cleaner的原理是因为LMK02xx的PLL的Loopbandwidth 比较窄，这样就可以把输入信号的一部分noise滤除掉，那么这时候VCO noise就占主要作用了。 LMK04xxx系列和02xxx系列的主要区别是集成了两个PLL, PLL1主要是jitter cleaner，PLL2为clock generation。
user4379950：
回复 Kailyn Chen:
我决定放弃用FPGA输出的钟了，打算用低抖动的晶振给PLL，但因一些限制只能选10MHz的，可10MHz输入2路62MHz输出的时钟发生器没有找到，只找到了一款输出8路的，尺寸功耗价大，不太合适，可否提供其它可用型号，输出3路的也行。
Seasat Liu：
回复 user4379950:
CDCM6208可以实现你要的功能
CDCE62002也可以
