TI中文支持网目前使用FPGA+DS90LV004通信，遇到通信不稳定的问题，希望得到大家的指导和帮助。
设计：设计原理图，FPGA+DS90LV004，三个通道作为发送，1个通道作为接收。测试时使用的通信线缆为工程级7类网线。
问题：
1，芯片发热。不论是在FPGA没有烧写通信程序的情况下，也不论是FPGA运行通信程序的情况下，上电后，大约10秒后，用手摸就会感觉烫手。目前的PEM管脚都采用10K的上拉。
2，通信不稳定。
测试情况1：使用一块板子的两个接口，比如接口1的1脚和2脚最为发送端，与接口3的7脚和8脚作为接收端。400Mbps的频率下，可以发送和接收正常。:
测试情况2：若使用两个板卡通信，两个板子的GND为同一个GND，比如，板卡1的接口1的1脚和2脚最为发送端，板卡2的接口3的7脚和8脚作为接收端。这时候通信就会不稳定（表现为：接收时钟频率正确，接收数据同步以后，会出现数据的高低位不断的串）。
这两个测试情况，只是将通信的接口更换为了2个板卡的接口，就通信不正常了。而且使用示波器观察这两种情况的接收端信号，也没有明显差别。这是什么原因呢？如何解决？
3，感觉有信号串扰：
比如：板卡的接口1的1脚和2脚最为发送端，与接口3的7脚和8脚作为接收端，使用网线连接板卡的接口1和接口3。接口3可以接收到接口1发送的正常数据，而接口1的7&8脚也可以接收到一定的数据，数据存在错误。使用示波器观察，接口1 的7&8脚，也可以观察到数据波形。
Kailyn Chen：
一上电，芯片发烫指的是DS90LV004是吗？建议上电时，PWDN 保持为低电平，当上电起来并稳定之后，再将PWDN拉高。
另外，关于两个板卡之间通信不稳定的问题，检查下发送端 时钟信号jitter是不是很大？从而导致接收端jitter的余量不够，通信出现误码。
sizhe li：
回复 Kailyn Chen:
是的，发烫指的是DS90LV004，而且与PEM[1:0]的配置有关，当PEM[1:0]=2'b11时，芯片更热一些。
目前PWDN管脚直接连接3.3V了，这是导致芯片发热的主要原因吗？
sizhe li：
回复 sizhe li:
关于通信不稳定的问题，发送端时钟信号为FPGA的PLL产生，那么如何去控制这个时钟信号jitter呢？
sizhe li：
回复 Kailyn Chen:
最近将通信速率修改为50Mbps，但是依然有错误。
