TI中文支持网FPGA目前只有1.8V的IO需要留出来给DVP接口使用，但是DVP接口的sensor有可能是1.8V也有可能是2.5V/3.3V，因此需要加上level shift ,考虑到DVP时钟的最大速率96M，请问各位有没有合适的电平转化芯片推荐？？最好是多路的，并且能满足速率要求，求各位大神支招~小弟感激不尽
Amy Luo：
您好，
看下8bit 的自动双向电平转换LSF0108：www.ti.com/…/lsf0108.pdf
user5862201：
回复 Amy Luo:
看到手册中有描述容性负载等于50pF时最大支持40MHz的速率，这个是在什么条件下的限制？DVP输出？
Amy Luo：
回复 user5862201:
主要是通信线路上的容性负载，主要包括接收端输入电容、PCB走线寄生电容等。
user5862201：
回复 Amy Luo:
如果首要确保线路上的速率，有没有更好的器件选择？受容性负载影响更小的？
