SN65LVDM176D传输晶振时钟信号，接受端出现直流偏置

我在word文档中描述现象，请问这种直流偏置出现的原因是什么，怎么修改呢？

SN65LVDM176D使用问题.docx

Kailyn Chen：

您好，通过附件中的电路，您是将晶振输出的时钟信号接在了两个SN65LVDM176D上。
考虑到阻抗匹配问题，不建议这么做。
可以使用一款clock fanout芯片将一路输入 复制为两路输出，然后分别接在SN65LVDM176D 上。
比如CDCLVP1102 折款时钟buffer ，1:2 fanout输出，您可以了解下：
www.ti.com/…/CDCLVP1102