TMS320C6455与FPGA之间的数据传输错误问题（通过EMIFA）

各位好，我有一个问题想请教。

问题描述：

DSP和FPGA之间数据通过EMIFA传输，在FPGA中开辟一个FIFO（使用自带IP核），当FIFO写入设定个数的数据后，由prog_full制造一个中断信号给DSP，通知DSP读取数据，在DSP的中断函数中使用EDMA读取。

我是往FIFO依次写入常数64到1，写满320个数据后读取，DSP读取数据也是320个，但是发现每次读取的最后一个数据是错误的，其余的数据是正确的。

请各位大侠指教，谢谢！

Denny%20Yang99373：

先把DSP的CACHE关掉。

然后把这个320个数缩小，再试试。出现问题用示波器抓一下，可能还是时序方面有问题。

咫尺和天涯：

回复 Denny%20Yang99373:

尝试过将个数缩小，但是仍然不可以~今天换掉了工程使用的CSL库（具体版本不清楚），发现问题解决了，可以正确传输数据。请问CSL库的不同版本有很大的不同么？官网有没有不同版本的区别或者更改说明？谢谢！