TI中文支持网你好：
最近在使用TMS320C6748的MCBSP模块和TLV320AIC3204进行通信，发现TLV320AIC3204只有一个WCLK和一个BCLK分别和MCBSP模块的FSR和CLKR连接，对于AIC3204作为主设备时，DSP接收数据时可以用FSR和CLKR来驱动，但是DSP要是发送数据，它的位时钟就没有了，除非CLKX和CLKR内部相连接。之前用过DM3730的McBSP模块，它的CLKX和CLKR是默认内部连接的，但是在TMS320C6748的技术文档中没有看到相关描述？
注：TMS320C6748的MCASP用作I2S时也有类似疑问？
Shine：
你说的是clock stop mode吧，c6748 mcbsp是不支持这clock stop mode的。
jin han：
回复 Tony Tang:
非常感谢你的解答，按照你的说法理论上是没问题的。
我还有个疑问：如果C6748做为主设备，AIC3204作为从设备，只将CLKX和BCLK连接，FSX和WCLK连接，而CLKR和FSR都是悬空的，这样的话C6748能否对AIC3204正常的读写？其实写AIC3204没什么疑问，就是读AIC3204时DSP的CLKR和FSR时钟如何得到，直接内部产生吗？还是有其他方式？
jin han：
回复 Shine:
谢谢，本来想着CLKR可以内部配置由CLKX驱动的，发现c6748没有此功能。
user4132520：
回复 jin han:
我用tms320c6424接aic3106是将clkx连接wclk，fsx连接bclk的，clkr和fsr并没有连接，但是接收数据时依然可以用clkx和fsx作为钟，我已经实现了，我看了一下6748的框图，跟6424是一致的，所以我认为clkr和fsr是可以用clkx和fsx驱动的
