6748 + DDR2超频是否会影响离线运行？

ti的工程师：

      我有一个问题，我们项目采用的是c6748 + 一块DDR2，为了使得6748的mcbsp总线能够分频分到一个48KHz的整数频率。把6748的外部晶振有24MHz改成24.576MHz，同时DDR2的频率也由额定的156MHz升高到159MHz。

      在仿真时，程序运行正常结果也ok。但是离线烧录完之后程序一直跑不起来。我的ais gen的配置文件都做了相应的修改。

      现在不太确定是哪里出的问题，之前的外接24MHz晶振时仿真和离线都是运行正常的。

Tony Tang：

yu tao3把6748的外部晶振有24MHz改成24.576MHz，同时DDR2的频率也由额定的156MHz升高到159MHz。

TI只能保证手册标定的指标内的正常运行。

DDR2是独立的PLL，可以单独配置，与MCBSP的频率可以没有必然的关联。也就是说可以把DDR2的频率配置低一些。  

taoyu：

回复 Tony Tang:

谢谢唐工，我试验一下。