各位大神 请教一下 使用C6701开发,怎么配置EMIF CE0控制寄存器访问外部SRAM?
外部SRAM 芯片采用的是AT68166 连接到C6701的CE0接口处
AT68166芯片与C6701控制信号有/AWE /OE /CE 参考了两芯片的相关官方文档 尝试对CE0控制寄存器进行时序配置
即WRSETUP WRSTR WRHLD RDSETUP RDSTR RDHLD 调试过程根据datasheet计算了时序参数 配置CE0CTL寄存器 调用CSL库EMIF_getConfig()查看EMIF 配置 确认配置成功 但采用示波器对/AWE /OE /CE 信号进行测量 结果显示 对CE0寄存器的配置未改变实际输出时序 CCS在线调试的读写操作无法读取正确的数据
经过多次尝试修改CE0CTL寄存器参数 无法实现对输出信号时序的更改 且实际测量时序与EMIF官方文档说明不一致
请各位前辈大神指教 !!!谢谢~
Tony Tang:
对于异步接口,时序参数设的比计算结果大总是可以的,无非就是效率低点。还有设置值与实现时序之间差一个cycle,比如设为0则代表一个cycle.
user5615629:
回复 Tony Tang:
您好Tony老师 尝试了多种时序组合 但是示波器显示/CE信号几乎没有变化 除了CE0CTL 寄存器外 我们还需要配置其他寄存器嘛
user5615629:
回复 Tony Tang:
您好Tony老师 尝试了多种时序组合 但是示波器显示/CE信号几乎没有变化 除了CE0CTL 寄存器外 我们还需要配置其他寄存器嘛
Shine:
回复 user5615629:
“/CE信号几乎没有变化 ”是指CE信号一直为高电平?看一下HOLD, ARDY管脚有没有拉高?
user5615629:
回复 Shine:
你好Shine老师“/CE信号几乎没有变化 ”值得是 不论我们怎么修改CE0CTL 的配置参数通过示波器观察 /CE信号时序没有发生改变