TI中文支持网c6678的数据手册上在关于上电顺序的一部分中说：Connections to the IO cells powered by DVDD18 and DVDD15 are not failsafe and should not be
driven high before these voltages are active. Driving these IO cells high before DVDD18 or DVDD15 are valid could cause damage to the device.
是不是说所有的IO口在DSP完全上点之前都不能有信号输入。现在我们把多片DSP连接到SRIO和PCIE交换芯片上。是不是每片DSP完全上电之前交换芯片不能向它发送任何信号，否则可能会烧坏芯片？
而手册上说SRIO和PCIE的差分口（SerDes/CML）都是1.0V供电，他们的SerDes regulator是1.5V供电。是不是说，只要1.0V供电正常，SerDes/CML类的差分IO口就不会因为被驱动而损坏芯片？
另外 Clocking Design Guide for KeyStone Devices的手册上说LVPECL时钟可以通过交流耦合给C6678的时钟管脚相连（通过电容直接相连）。经核实LVPECL的差模电压最大是980mv，也就是正负490mv，但是6678的手册上说时钟管脚输入电压范围时-0.3v~1.3v。按照 Clocking Design Guide for KeyStone Devices上的连接方法负电压低于-0.3V了。
Henry Zhang：
回复 Brighton Feng:
可是手册上并没有给时钟输入的查分电压的范围，手册上说6678的时钟输入类型是LJCB，且LJCB兼容LVPECL和LVDS，是不是意思就是可以直接交流耦合相连呢？
最重要的问题是现在SRIO和PCIE的差分输入端在DSP上电前可能会有信号，那要保证不损坏DSP器件，最基本的电压要给哪个呢？还是说交流耦合后差分电压比较小，不会损坏DSP呢？
谢谢
