关于6472的pllc模式的选择问题

专家您好，刚开始学习6472的CSL库不久，今天有个问题困扰了我一天，想来请教你们一下：

pllc工作有两种模式：bypass模式和pll模式。在6455的csl_pllc.h中CSL_PllcHwSetup结构体定义了Uint32   pllMode这么一个变量，可以方便的进行设置，而今天我看6472的csl_pllc.h中CSL_PllcHwSetup结构体根本没有pllMode这个变量，也没有预分频的preDiv变量，这是为什么呢？如果要更改设置该怎么办？CSL文件是从官网下的，应该没有问题。

还有一个问题，关于这两个模式，bypass模式下输入信号直接就到分频器，pll模式下输入信号经过PREDIV、PLLM再到了分频器，那么是否我要用PLLM提高输入时钟的频率那就必须用PLL模式？

Melody Chen：

您好，请先参考TMS320C6472 (PLL) Controller User's Guide。www.ti.com.cn/…/spru806a.pdf

han lin：

回复 Melody Chen:

Melody Chen您好：

user guide我也看过，但是它也没提到关于CSL的问题，6472的CSL API REFERRENCE我也看了，也没提到这个模式的选择问题，只有一句

#define CSL_PLLC_CTRL_BYPASS CSL_FMKT (PLLC_PLLCTL_PLLEN, BYPASS)

#define CSL_PLLC_CTRL_ENABLE CSL_FMKT (PLLC_PLLCTL_PLLEN, PLL)

在6455中，是这么设置的

typedef struct CSL_PllcHwSetup {

   /** \brief PLL Mode PLL/BYPASS

     * This is valid only for PLLC instance 1

     */

   Uint32        pllMode;

……

} CSL_PllcHwSetup;

而6472的CSL中，并没有这个选项，所以我现在不知道该怎么办了