TI中文支持网6678开发板，SRIO时钟312.5M,研读手册发现，312M的时钟也可以换成别的，经过PLL后可以实现1.25,2.5,3.125,5这四种数据率，可以这么理解吧！在我的设计里V6 FPGA 的GTX与6678SRIO直连，在6678的收端RX放置0.1uF电容，FPGA的RX端放置0.1UF电容，那么FPGA端的GTX时钟需要跟DSP的SRIO时钟同源吗？比如，用同一个312.5M时钟经过一个双路驱动给SRIO和GTX提供时钟，需要吗？
6678 PCIE也与V6 FPGA GTX直连，电容放置方法SRIO, 手册上说，PCIE link的两端时钟最好使用同一个参考时钟，但又提到不使用同一个时钟也可以，需要做相应的设置，这块不太肯定，工程师给看看，需要FPGA的PCIE时钟需要和6678的PCIE时钟是同一个时钟吗
liang ren：
6678本身的时钟不少于六路吧，建议选用62005或者6010，这样不就同源了
