关于SRIO时钟和电源网络布线要求

看到论坛上的一个帖子http://www.deyisupport.com/question_answer/f/53/t/9085.aspx

这哥们的设计和我正在做的东西基本一致，都是用C6678 通过SRIO连接FPGA的

在这哥们的帖子中说，他遇到了一个FPGA和DSP通讯出错的问题，将主频从1GHz降到了750MHz就好用了

我的板子正在设计中，也怕遇到相同的问题，

大家有没有好的设计建议，TI的工程师能给些参考资料吗？谢谢

Allen35065：

请参考Keystone Hardware design guide 文档及EVM的设计，对于时钟和电源的要求均在此文档里有要求。