TI中文支持网最近看SRIO，里面讲SERDES的时候，不是需要外部输入一个参考时钟，然后再经PLL倍频得到想要的时钟频率，那LOOP BANDWITH将PLL带宽设定为输入的时钟的多少分之一这是干啥呢，有啥作用
Allen35065：
那是根据你输入的时钟信号的质量来指定PLL的带宽
Bin Xiang：
回复 Allen35065:
PLL的带宽不是由输入的参考时钟乘以那个选择的系数吗？
Allen35065：
回复 Bin Xiang:
那是锁定频率，这是环路带宽，不是一个概念
Bin Xiang：
回复 Allen35065:
弱弱的问一句，环路带宽这个概念是用来反应啥的。。。？
Allen35065：
回复 Bin Xiang:
表示环路滤除噪声的能力,锁相环基本参数，建议百度之
Bin Xiang：
回复 Allen35065:
yes sir….立马百度之。。。
Bin Xiang：
回复 Allen35065:
有的时候会看到寄存器的某些位的说明，第一行是NA for RapidIO Header，是啥意思呢
Allen35065：
回复 Bin Xiang:
这些字段不会映射到线上的RapidIO包里去，只是用来作为配置的参数
Bin Xiang：
回复 Allen35065:
thank you ,sir
