6678的复位电路设计

在设计6678供电方案的时候发现，EVM板是通过FPGA来控制上电时序和复位时序的。

在自己设计6678供电方案时，没有采用FPGA，只是通过TPS54620等芯片的EN、SS/TR、PWRGD等功能引脚来实现上电时序功能。（TPS54678芯片的Datasheet上有相应的时序控制原理图）

有两个疑问：

1、这种不通过时序控制芯片控制的方案是否可行？CVDD–>VCC1V0–>VCC1V8的时序目标能否达成？

2、如果可以不采用时序控制芯片，那么在设计完上电时序后，复位时序就很难设计。复位时序是否必要？如果不设计复位时序，直接通过电源开关断电，是否不妥？（在使用EVM板的时候也未使用复位键，仅仅是通过电源适配器来通断EVM的供电，并没有出现状况）

Youchu Wang：

(1)  不通过FPGA实现C6678的时序控制是完全可以实现的.

(2)  复位时序对于DSP来说非常重要.尤其是在工业控制应用,如果出现异常,可以通过复位恢复应用.建议还是要认真设计复位电路.不要采用断电方式.

kloud：

回复 Youchu Wang:

谢谢Youchu Wang的解答。

问题是，如果不用FPGA控制时序，那么上电时序设计完之后，在仅有的开关电源芯片等资源中，我很难再想出复位时序的方案。不知你有比较好的解决方案？

kloud：

回复 Youchu Wang:

Youchu Wang ，你好!

之前的帖子我自己没有理解，混淆了复位和断电两者的概念。

重新整理了下，问题描述如下：

在设计6678供电方案的时候发现，EVM板是通过FPGA来控制上电时序和断电时序的。

论坛上的一些经验帖说，是可以脱离控制芯片来设计供电时序的。因此在自己设计6678供电方案时，没有采用FPGA，只是通过TPS54620等芯片的EN、SS/TR、PWRGD等功能引脚来实现上电时序功能（TPS54620芯片的Datasheet上有相应的时序控制原理图）。

如果不用类似于FPGA的控制芯片，那么在设计完上电时序后，断电时序就很难设计。断电时序是否必要？直接断电，是否不妥？

上图是EVM原理图中附带的两个时序要求。后者的时序有办法不用通过控制芯片来实现么？

kloud：

回复 Youchu Wang:

我了解到keystone硬件设计手册上给推荐了一款UCD9090的时序控制芯片，不知是否可行？

Junye Wang：

回复 kloud:

RESET、POR、RESETFULL同样能用你所说的TPS54620来控制，断电时序我觉得应该没有太大关系吧。。。

kloud：

回复 Junye Wang:

谢谢 Junye Wang的解答。

TPS54678主要是电平转换用的，输入电压有一定范围，用来实现复位信号时序有些牵强。

考虑用一款电源监控复位芯片TPS3808。

断电时序在另一个帖子中得到的答案，

http://www.deyisupport.com/question_answer/analog/power_management/f/24/p/59417/130528.aspx#130528

如果所有电源几乎同时断掉则没有必要考虑断电时序。

如果先断一个电源，过几分钟再断另一个电源，则要考虑断电时序。