TI中文支持网本人正在调试6678的multicore navator核间的数据传输，在调试过程中遇到几个问题，请各位解答一下.
我现在使用CORE0与CORE1两个核，每个核中有各自单独的工程。
问题1： 由于最后要将CORE0 与CORE1 GROUP起来调试，而6678上的PLL只有一个，是不是只需要在CORE0上完成PLL的初始化，CORE1上不需要？
问题2：同样multicore navator中像链接RAM，descriptor, FDQ等是不是也只需要在CORE0上进行初始化，CORE1上不需要？
问题3：我目前想利用CORE0上将数据通过TX QUEUE发生到CORE1上，在CORE0上将装进数据的FDQ PUSH到TX QUEUE时，产生一个navigator的pend中断到CORE1，CORE1进入中断程序，在中断程序中进行队列的POP操作来获取队列中的数据，navigator的初始化，数据发送到队列中都是在CORE0上来完成，在CORE1上只有一个中断程序，在中断程序中来POP队列，我想问一下这样的思路是不是对的？
目前调试的问题是，CORE1调试时，不能够通过显示所有核来显示其他核，只能显示CORE1，不知道什么问题，请解答一下，谢谢！
Andy Yin1：
Q1&2：Core PLL、Navigator Link RAM只需要初始化一次，descriptor及Queue可以根据需要每个core分别初始化各自所用的，也可以由一个core完成所有的初始化。
Q3：思路没有问题；
调试多核时，需要连接上每个所需调测的core，然后每调试一个core，可以点击相应的core即可观察该core的memory及变量等。
