TI中文支持网您好，
新做的板子，利用FPGA给6678进行上电复位操作，按照 6678 datasheet 7.1的Core Before IO Power Sequencing的顺序对6678进行上电复位操作。仅涉及PORn，RESETFULLn，RESETn三个信号。
问题：DSP的RESETSTATn信号始终保持低电平，SYSCLKOUT无时钟，没有复位成功？
Allen35065：
你的现象是没有复位成功，最好再检查一下时序和电压时钟的输入
x c：
回复 Allen35065:
您好，我们用示波器测量了一下PORn,RESETn,RESETFULLn三个信号，测量结果是: RESETn先变高电平，等待300us左右，PORn变高，等待17us后RESETFULLn变高。
测量点是这三个信号从FPGA输出到DSP时的下拉电阻处。
这三个信号测得的这个时序有没有问题？手册上只提到了最短时间100us和24个时钟周期。
这三个信号输入电流有没有影响？
