关于dsp响应中断的几点疑惑

最近我在看关于dsp6670中断的文档，现在有几个问题搞不太懂，想请教各位大虾。

1.chip level interrupt controler和CorePac interrupt controler之间是什么关系？

2.system interrupt/host interrupt 与CorePac Primary Interrupts/CorePac Secondary Interrupts到底是什么关系啊？

3.我理解CorePac Secondary Interrupts是要先绑定到Primary Interrupts上，只有Primary Interrupts再映射到12个core中断之一上触发core的中断，但是在多核情况下呢？比如说我只想让某个核响应某个Secondary Interrupts应该如何处理呢？

feng wang5：

看过一点资料。

chip level interrupt controler（CIC）是片级的，主要负责次级中断到一级中断的映射，有些称呼可能不同；CorePac interrupt controler（INTC）主要负责一级中断到INT[4:15]的映射。

中断映射可以参看corePa的文档c和6678的数据手册，里面有一些映射关系图。事件到核有一定的归属关系，某一事件只能是映射到部分核去，不能任意映射。

网上有不少文档以及博客的介绍，可以查查看。