TI中文支持网现在使用的电路板上的6678挂4片DDR3，以前每片DDR3为4Gb，即一共为2GB，6678能正常访问DDR3。但是现在把4Gb颗粒升级为8Gb的颗粒（由两个4Gb叠加而成，有片选CS0，CS1信号，DDR3型号为MT41K512M16TNA125）发现访问有以下问题，麻烦知道的人能够给指点以下：
1.当不打开CS1，只开CS0的时候，即eBank设置为0的时候，6678能正常访问低2GB的存储空间
2.当想访问后2GB空间的时候，把eBank设置为1，同时设置XMPAXL1=0x880000BF，XMPAXH1=0x8000001E，发现这个时候DDR3的地址数据一直刷新，读写数据失败，同时XMPAXL1，XMPAXH1两个变量不设置，采用默认值访问前2GB，现象也是DDR3地址数据一直在刷新
总感觉用CS片选信号的时候，配置还有问题，但是确实找不到还有哪些相关的配置，麻烦知道的给指点下，多谢！
user1834505：
有人用过类似的吗
user4375259：
现在解决了吗
