TI中文支持网调试6678与FPGA的SRIO通信时，出现时通时不通的现象。出现不通时必须给DSP system reset或者重新上电，cpu reset无效。
请问system reset和cpu reset有何区别？如何用软件实现？？
Andy Yin1：
你是跑的什么例程，是加载起来好测试还是ccs load测试？
system reset会对整个dsp复位含外设，cpu reset只会对cpu corepac reset。
li yanlong：
回复 Andy Yin1:
跑的keystone的srio历程，与Xilinx的V7通信，ccs load测试。
我们在DSP加载的时候也出现srio可能初始化不过的现象，通过FPGA给DSP重新复位避免Srio初始化不过。
怀疑是DSP复位的时序不稳定，请问Andy Yin1有没有软件的方法可以实现DSP的system reset？除了PSC外还需要进行哪些设置？
非常感谢~~~~
