关于 AIF2 模块接收异常的问题

大家好， 我正在做 C6670 的AIF2 模块与 FPGA 模块连接， 使用的是 CPRI ，4x 模式， 传输 LTE 数据， 不拉远使用同源时钟的情形下是没问题的。

在使用光纤拉远的情形下会出现 接收 RM 模块状态机迁移， 重同步的问题。 看了 AIF2 EE 模块后发现是先出现了  rm_ee_rx_fifo_ovf_err 溢出的问题,  过了一会就会发送 RX 状态机迁移， rm_ee_lof_err, rm_ee_los_err, 但又很快可以重同步上， 进入 HFNSYNC 状态，但此刻接收的数据已经与 LTE 符号对不齐了。 

想请教下各位是什么问题， 这个是 rm fifo 溢出导致的吗？ 是因为 FPGA 发送过来的时钟过快/过慢/有抖动还是什么吗。这个应该朝哪个方向检查呢。

谢谢各位。

Allen35065：

第一步检查AIF2各个Timing的设置是否正确，看是不是有的设置在临界值上；

排除这些因素，那么时钟质量问题的可能性很大，AIF2对时钟要求很高。

一般失步之后重同步符号肯定对不齐了，需要重新初始化。

zi yang：

回复 Allen35065:

你好， 

你说的timing 是哪几块的timing 呢， 我们现在在 测量的 FPGA 的接收侧， 也就是 AIF2 的发送是没有问题的， 只在 AIF2 接收侧会出现若干 rm fifo 溢出的问题。 我想知道的是 这个fifo 溢出是不是导致后续 rm 失步 LOF， LOS的原因， 文档上说这个 fifo 是接收时钟同步(sprugv7d, 7.4.1)，后续模块解码的 数据也是从这个 FIFO 读取的吗？

谢谢