TI中文支持网各位专家，我遇到了如下问题，请帮忙指导：
本人是新手，现在做的一块板子是参考6678开发板设计的，时钟采用的开发板中的IDT时钟芯片，理论上应该是4路差分时钟（100MHz、66.67MHz、312MHz、100MHz），但是实际测量中发现：
时钟频率正确，但差分对的两信号相位几乎重合，幅值差不超过200mV！
但6678能够正常启动，只是SGMII部分一直不通（已经link）
想请教一下SGMII时钟是否是主要原因，理想情况时钟应该如何呢？
谢谢！
Allen35065：
主时钟对时钟输入要求不高；但是SGMII时钟要求很高（因为要通过参考时钟恢复线上数据），必须按照硬件设计手册的要求来做。
xiao xiao6：
SGMII时钟非常非常重要，你这个问题99%是时钟的问题，差分时钟重合绝对是错误的，正确是应该是相差150度~210度相位角的，你再检查一下硬件电路，看看原理图或PCB有没有出错。
